搜索结果: 1-15 共查到“计算机科学技术基础学科 FPGA”相关记录28条 . 查询时间(0.199 秒)
面向全同态加密的有限域FFT算法FPGA设计
全同态加密 大数乘法 有限域快速傅里叶变换 现场可编程门阵列
2018/5/18
大数乘法是全同态加密算法中一个不可或缺的单元模块，也是其中耗时最多的模块，设计一个性能优良的大数乘法器有助于推进全同态加密的实用化进程。针对SSA大数乘法器的实现需求，该文采用可综合Verilog HDL语言完成了一个16×24 bit有限域FFT算法的FPGA设计，通过构建树型大数求和单元和并行化处理方法有效提高了FFT算法的速度。与VIM编译环境下的系统级仿真结果比较，验证了有限域FFT算法F...
动目标的检测及跟踪是实现“零飞”测试的核心内容之一。采用FPGA为平台，利用其独特的并行处理机制和强大的运算能力以提高系统性能，通过背景相减法获得动目标的参数信息，实现动目标检测，并利用粒子滤波算法实现目标的跟踪。
提出一种新的高阶FIR滤波器的FPGA实现方法。该方法运用多相分解结构对高阶FIR滤波器进行降阶处理，采用改进的分布式算法来实现降阶后的FIR滤波器。设计了一系列阶数从8到1 024的FIR滤波器，通过Quartus II 7.1的综合与仿真，以及在EP2S60F1020C4 FPGA目标器件上的实现结果表明，该方法能够有效地减少硬件资源的使用且满足高速实时性的要求。
一种面向FPGA的快速Hough变换
霍夫变换 可编程逻辑门阵列 分类滤波器 流水线结构
2010/3/15
在FPGA上设计并实现了一种用于直线检测的快速Hough变换方法。使用分类滤波器把直线目标分成多个方向，使多个方向上的运算在空间上实现了并行处理；在每个方向上，设计实现了一种用于Hough变换的流水线处理结构；提出了一种基于直方图统计的两阶段搜索算法。大量的实验验证了提出的Hough变换实现方法的可行性，结果证明该方法占用空间少，实时性高。
基于FPGA实现的DES抗能量攻击设计研究
三重数字加密标准算法（TDES） 能量攻击 逻辑资源 适用性
2010/3/1
针对文献[1]中提出的DES算法抗能量攻击设计方法，给出了对此方法的改进。改进后的设计方法与原方法相比，具有相同的能量攻击抵御能力。对改进算法的理论分析表明，此方法可适用于大多数分组密码算法的抗能量攻击设计，且相对于文献[1]中的方法，当基于FPGA具体实现时，改进算法可以在保持原有运行速度不变的情况下，节省约80％的硬件存储资源消耗。
一种实现高速异步FIFO的FPGA方法
现场可编程门阵列（FPGA） 亚稳态 格雷码 高速FIFO
2010/1/28
在跨时钟域传递数据的系统中，常采用异步FIFO（First In First Out，先进先出队列）口来缓冲传输的数据，以克服亚稳态产生的错误，保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在，将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法，该方法针对不可能产生满信...
提出了基于FPGA的快速PID控制器技术，采用流水线运算方法，具有高速、稳定、精确的实时控制性能，实现了速度和资源的优化匹配。研究并分析了位置式PID不同算式的特点，完成了浮、定点PID控制器的硬件实现，提出了溢出、饱和等问题的解决方法，单次运算时间分别达480 ns、120 ns，并对两种控制器的性能进行了分析和比较。设计了单精度浮点数和16位定点数之间的转换控制器，增强了浮点PID的普适性。设...
AES算法在实时数据加密中的应用对其处理速度及在FPGA中实现的功耗和成本提出较高要求。针对上述情况，介绍一种基于小型FPGA的快速AES算法的改进方法，通过微处理器完成AES算法中的密钥扩展运算，同时采用共享技术实现加密和解密模块共享同一密钥。实验结果表明，该方法可有效提高处理速度，节省FPGA资源，降低芯片功耗。
基于FPGA的Twofish加/解密芯片设计
改进型Twofish算法 加/解密芯片 现场可编程门阵列
2009/8/19
针对安全的数据传输及个人隐私权的保护等问题，研究基于FPGA的改进型Twofish加/解密芯片的设计。采用16组Rijndael-like S-boxes设计Twofish算法，提高算法的安全性，加入伪随机数器决定每回合使用的S-boxes，增加攻击者破解的难度。以Altera公司的Stratix EP1S20验证该芯片的功能，结果证明其能达到高安全性的要求。
基于FPGA的有限域乘法算法的分析和比较
现场可编程门阵列 椭圆曲线密码系统 超椭圆曲线密码系统
2009/8/11
介绍椭圆曲线密码系统和超椭圆曲线密码系统中的乘法模块，在现有的3种乘法算法基础上，设计乘法的硬件框图，并用VHDL语言加以实现，同时对其实现速度和芯片面积进行比较。实验结果表明，在4个不同乘法器的实现方案中，8 bit串并混合乘法器的整体性能较优。
基于FPGA安全封装的身份认证模型研究
FPGA 安全封装 身份认证
2009/8/4
在深入分析基于FPGA的安全封装结构的基础上，针对其实际应用中身份认证的安全性要求，重点研究并设计了一种适用于FPGA安全封装结构的身份认证模型。该模型通过利用RSA公钥密码算法和SHA-1算法，实现了对用户及FPGA的双向认证。该模型具备良好的可移植性和安全性，能够有效抵御多种攻击，为基于FPGA的安全封装应用提供了强有力的用户权限认证。
基于FPGA的DES加密算法的实现
DES算法 FPGA 仿真
2009/8/4
介绍了DES算法的基本原理与加密过程，给出了基于FPGA的DES算法的硬件实现，并且用Quartus II 实现了模块仿真，验证了DES加密算法。
基于FPGA的透视投影变换算法的设计与实现
FPGA 透视投影变换 时间开销
2009/8/4
在阐述了嵌入式地形三维显示系统的透视投影变换算法的基础上，着重论述了基于FPGA设计实现透视投影变换算法的方法，并在XILINX公司的SPARTAN XC3S500E上实现了本算法的基本功能。实验数据表明该硬件算法系统具有实时性高和时间开销低等优点。
基于FPGA的语音信号LPC参数提取算法的实现
部分相关系数 舒尔递推算法 FPGA 并行处理技术
2009/8/4
介绍语音信号LPC分析中部分相关系数的舒尔递推算法的FPGA实现，给出了电路设计思想及具体电路结构，并对其工作过程进行了详细分析说明，为嵌入式系统设计提供了一种有效手段。