搜索结果: 1-1 共查到“计算机应用 Verilog”相关记录1条 . 查询时间(0.078 秒)
基于Verilog HDL语言的新型抢答器设计
抢答器 Verilog HDL 层次化和模块化
2009/3/24
本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入，具有抢答倒计时功能，对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用Verilog HDL语言模块化和层次化的思想，使设计十分简单，能够广泛应用于各种竞赛中。